咨询热线:400-066-2698

首页 > 应力检测

Chiplet热潮下的误解与迷思:是时机而非救世主

更新时间:2022-09-20 08:36:45   来源:乐鱼体育注册入口  点击数:24


  集微网报导(文/王小方) 即使存在一些争议,这股Chiplet的热潮仍将连续。

  眼下,Chiplet俨然已成为二级商场最抢手的体裁之一。可是每逢一个新的热门呈现,免不了引起人们心里的警觉。对Chiplet而言,提出质疑之声是必要的,由于即使是对其有着深入知道的业内人士,也会在某些概念和对Chiplet的预期上产生分歧。

  集微网在与多位业内人士沟通后发现,这股“Chiplet热”与国内现在的一同语境有关。跟着美国制裁的晋级,芯片国产化的呼声愈加高涨,职业心情正迫切需求一个出口,Chiplet当令呈现并敏捷被捕获。

  可是,在一片喧嚣中,Chiplet却逐步走形,并被夸张成一种颠覆性技能,更有甚者将其视为国内半导体工业脱节掣肘,完成快速弯道超车的抓手。他们好像忘记了,对国内半导体工业而言,从来就没有什么救世主。

  “狭义上的Chiplet并不合适国内半导体工业开展的实际情况。”电子科技大学副教授黄乐天开门见山地标明自己的观点,这让人颇感意外。

  “国内开展先进封装、异构集成的道路是对的,但开展方向不应是Chiplet,最少不应是头部大厂现在所做的Chiplet。由于Chiplet旨在处理先进制程面对的高本钱、低良率问题,它是树立在先进封装工艺根底上的一种规划办法,在既没有先进制程且先进封装工艺尚单薄的情况下,扬言开展Chiplet就难免显得有些荒谬了。”黄乐天直言。

  在先进制程不断晋级,摩尔定律益发难以为继的布景下,Chiplet宛如一场“及时雨”。一方面,跟着先进制程的开展,芯片的规划本钱、复杂度大幅进步;另一方面,跟着整个社会数字化、智能化程度的进步,大数据、消费电子、自动驾驶等需求正日趋多样,芯片立异周期不断紧缩,商场对定制化芯片的需求也在大幅进步。

  很长一段时刻,SoC经过添加晶体管的集成密度进步芯片的PPA。而Chiplet的首要功用则是将SoC中的功用块进行拆分,再将不同工艺制程、不同性质的芯片整合在一同,经过二维芯片的堆叠、三维方向的衔接,进步芯片间的集成密度,借此绕开先进制程方面的约束,用相对老练的工艺完成,使得芯片出产本钱更低,以及缩短产品开发周期,加快产品迭代。

  芯和半导体联合开创人代文亮博士以为,相较于以往的惯例工艺,Chiplet首要带来两方面的改动:一个是处理内存带宽跟不上处理器速度进步的问题,即“内存墙”问题;另一个则是进步良率。根据晶圆级的先进封装走线密度短,信号传输速率有很大进步空间,还能大大进步互连密度。

  将大的SoC芯片切分红多个小芯片,乃至芯粒(Chiplet),然后运用先进的封装技能将它们衔接在一同,这是对Chiplet完成办法最扼要的通俗化归纳。

  对此,闻名半导体专家陈启作了更进一步的解读:Chiplet可以拆解成三层概念,分别是异构架、小芯粒和体系级集成。其间,异构架首要指异构交融,一种说法称未来芯片规划将好像“搭积木”,就是指不同的芯片异构交融到一同;小芯粒则是指将大核SoC的中的各个功用单元的IP拆分重排,在规划功率和制作本钱上寻觅平衡点;体系级集成包含软集成和硬集成,软集成又包含体系级软件和操作体系,以及总线的互联规范,硬集成则是2D/2.5D/3D堆叠封装,是先进封装技能的再晋级。

  从工业链的视角,Chiplet是一个体系级工程,触及规划、晶圆制作、封装、测验等多个环节。长电科技首席执行长郑力表明,从封测的视点看,中心在于如安在封装过程中经过优化布局取得更好的功能。一同,Chiplet技能的开展也必定要求芯片互联技能的进化,以及树立更多样化的互联新规范。

  热潮涌动之下,不少对Chiplet的过错解读甚嚣尘上,将其视作先进制程的代替处理计划。它们一般盲目地夸张Chiplet的革新效果,又忽视其在技能及工业化上面对的应战,好像Chiplet触手可得,好像搭积木般简略,假使如此,半导体国产化完成弯道超车也不过是一件轻松事儿了。

  对眼前的这股“Chiplet热”,陈启以为必须坚持必定的抑制。不少人被商场中喧嚣的声响威胁,误解了Chiplet的实在含义,想当然地将其与先进制程的开展敌对起来。乃至以为只需有了Chiplet技能,我国就可以脱节美国的约束,或用Chiplet代替先进制程,这些都是十分片面的了解。

  现在看来,业界对Chiplet的争辩好像很简单落入一个“圈套”,真实的中心在于对Chiplet与先进封装两个概念的鸿沟划定不清,从而容易将二者混杂。本质上看,Chiplet并非一种特定技能,而是一种立异理念,是多种多样封装技能的调集,一同,带来芯片规划形式和办法的改动。

  对Chiplet而言,有一个不容忽视的要害点,即它的呈现源自先进制程的开展遭受瓶颈。

  相较不计本钱地探究新工艺、新资料,Chiplet打开了一种新的思路,它不仅能下降芯片的开发本钱,还能更好地把控良率。不过,将Chiplet与眼下芯片国产代替的愿景联络起来后,显着又产生了不同寓意。

  由于Chiplet由多个芯片异构集成,每个芯片只需运用最合适的工艺节点,而非一切芯片都运用最先进的工艺节点,这就能更有用地运用国内已有的晶圆厂产线,下降先进工艺节点封闭带来的阻力,为国内半导体职业的旁边面包围供给了一个十分好的时机。

  “Chiplet是一个方向,而非详细的技能,它可以运用多种封装技能来完成,对国内半导体工业而言,在先进制程开展受限的情况下,Chiplet带来的最大含义在于以时刻换空间,而非底子的处理之道。”集微咨询事务总监陈跃楠表明。

  从久远的开展看,Chiplet将给国内半导体工业链带来革命性的改动。代文亮以为,在世界上具有适当实力的国内封装与基板厂商或许是短期内最大受益者。一同,Chiplet是对传统SiP技能的承继与开展。Chiplet具有迭代周期快、本钱低、良率高级一系列优胜特性,而且,这种“搭积木”式的规划办法,特别合适我国体系规划企业切入。

  Chiplet倡议的是以体系规划为驱动,将规划、制作、封测工程师在一个协作渠道上有用串联,这对传统的单芯片的EDA流程将带来巨大应战。代文亮表明,现在,EDA世界三巨子都在齐头并进,期望赶快构成新的规划流程并构成客户粘性。芯和作为国内仅有一家已经在Chiplet先进封装范畴进行布局的EDA公司,也面对着巨大时机。

  “先进封装,或者说芯片制品制作,或许成为后摩尔年代的重要颠覆性技能之一,特别是后道制作在工业链中的位置益发重要,有望成为集成电路工业的新的制高点。芯片制品制作将深入改动集成电路工业链形状,并驱动包含芯片规划、晶圆制作、配备、资料等工业链上下流一同产生革命性改动,全工业链更严密的协同开展趋势益发显着。”郑力告知集微网。

  根据年代对算力需求的进步,Chiplet成为集成电路微体系集成进程中的一条必定的途径。从工业协作方面来看,这需求工业链各环节的企业构成更严密的联络。现在,Chiplet在规划与测验、工业链协作、规范化等方面均面对不小的应战。

  就现在来看,Chiplet最大的局限性在于整个生态体系还没有树立完好,底层技能没有打通。陈启指出,不少公司有许多好主意,但由于生态圈不老练,尚无法落地。现在看来,能落地的都是高端数字芯片与内存的结合,如xPU+DRAM,处理原有体系的瓶颈。可是,从底子理念动身,Chiplet的未来方针是让各种芯片,如模仿、高压、MEMS、氮化镓光电器材都整合到一同,不同的芯片像搭积木相同结合起来。

  关于国内开展Chiplet的远景,黄乐天的情绪更为审慎。他表明:“国内应该在先进封装、异构集成等根底技能上下功夫,然后以此结合国内工业态势找到另一条技能途径,而不是盲目地移用国外的概念,朝Chiplet方向开展并不能处理国内的问题。Chiplet虽然能进步拆分后晶圆的全体良率,但也会带来其他复杂问题,比方散热、供电、应力、信号传输等,需求许多额定的支付,只要良率进步带来的收益大于额定价值时才有本质含义。”

  从技能层面来看,国内涵Chiplet上并不占优。不过,我国是全球最大的电子产品出产制作基地,具有十分宽广的下流商场,能界说的场景极为丰厚。从这一点上动身,国内芯片公司可以与小客户之间更好地结合,有着不错的开展时机。

  虽建立至今尚缺乏半年,“巨星聚集”的UCIe联盟显着已成为推进Chiplet工业化的中心力气。该联盟旨在打造Chiplet通用互联规范,供给高带宽、低推迟、高性价比的芯片封装衔接。UCIe联盟由英特尔、AMD、英伟达等干流通用处理器供货商与云厂商们活跃组成。就在不久前,阿里巴巴成为首家参加UCIe董事会的我国大陆企业。

  从云服务厂商、芯片代工厂、原始设备制作商、芯片IP供货商和芯片规划公司纷繁参加UCIe联盟,不难看出核算工业对Chiplet规范建造和生态构建的期许。

  在UCIe联盟最新的董事会成员列表中,可以看到微软、谷歌云、阿里云这些云厂商的身影,这是由于Chiplet能有用下降云厂商的芯片规划门槛。云厂商的参加,也让Chiplet工业更严密地结合用户企业,有利于工业生态的老练。Chiplet不依赖先进工艺进步产品功能,且可以兼容多种IP、芯片的特性,使得云厂商的硬件开发愈加灵敏高效。

  SemiWiki开创人Daniel Nenni在承受集微网采访时表明,Chiplet对英特尔、AMD这些大型单片芯片企业更具价值,商场远景也十分可观。但苹果的SoC很或许不会挑选Chiplet,由于它在能耗方面十分灵敏,而这正是Chiplet的短板,再加上Chiplet做出来的芯片体积更大,也不大合适移动设备运用。对台积电而言,Chiplet的完成难度不算太大,而且它能供给多种多样的封装办法,芯片良率会因而进步许多。

  UCIe联盟建立至今,国内已有芯原、芯耀辉、芯和半导体、芯动科技、芯云凌、长鑫存储、长电科技、通富微电、超摩科技、奇特摩尔、牛芯半导体、OPPO等多家企业参加。

  国内厂商对Chiplet注重与投入,有望在相关规范建造和生态开展上发挥我国力气。比方,EDA代表厂商芯和参加拟定了我国核算机互连技能联盟(CCITA)Chiplet规范《小芯片接口总线技能要求》,亦是首家参加UCIe联盟的国产EDA厂商,为Chiplet互连供给电磁场仿真验证计划。不久前,长电科技的“长电微电子晶圆级微体系集成高端制作项目”正式开工,该项目旨在进一步整合全球高端技能资源,瞄准芯片制品制作顶级范畴。其间,长电科技的自主性XDFOI™多维先进封装技能也将成为项目的产能要点之一。

  “对我国来说,开展Chiplet的优点有许多。从底层逻辑上讲,是在功能、制作本钱、时刻本钱之间找平衡。从更久远的开展来看,Chiplet能教会我国公司怎么从体系高度看问题,学习怎么界说一款芯片,其间会牵涉到许多新技能、新理念,是国内半导体工业链的一次自我学习、自我晋级的时机。”陈启说。(校正/李晓延)回来搜狐,检查更多

  • 青海湖咸水湖监测研讨项目取得成效

  • 陕西完结电磁辐射环境主动监测站全掩盖